기술보유현황
지속적인 R＆D의 선행으로 복합기술이 요구되는 PCB제조에 다양한 기술보유
| 연구개발과제 | 내용 | 효과 |
|---|---|---|
| Stack Via공법 | 한정된 설계면적을 극대화하기 위해 Via Hole위에 Laser Via Hole을 가공하는 공법 | 사이즈 축소, 많은 회로설계 추가 |
| Laser Via공법 | Laser Viz Hole을 1차 동도금을 거쳐Plugging Ink를 채운후 2차 동도금을 실시하는 공법 | IC Chip 사이 쇼트 방지 |
| 전면 Etching 공법 | RCC의 Copper Foil을 전면 부식 후 Laser Drill을 거쳐 동도금을 하여 고집적 미세회로의 형성을 가능하게 하는 사이즈 축소,미세공법 | Laser Via Hole의 사이즈 축소,미세회로의 형성 |
| Controlled Impedance | 통신,고속 Backplane, PC 및 PC Bus를 포함하는 고속컴퓨터,비디오신호처리 등 제품에 적용가능 | 다양한 PCB에 적용중 |
| HAL 대체용 금도금 | 전도성이 우수한 금재료로 도금하여 User need에 대응 | 금도금 표면처리를 수행하여 경쟁력 |
기술현황
| KEY ATRIBUTES | Current | Near Term (1~2 Year) | Long Term (3~5 Year) |
|---|---|---|---|
|
04월 04일 | ||
| Max. Layer Count | 20 | 24 | 32 |
| Min. Board Thickness(mils) | 24/6 Layer | 24/6 Layer | 24/8 Layer |
| Min. Finished Hole Size(mils) | 0.008+.000 - .0008" | 0.006+.000 - .0006" | 6 |
| Max. Aspect Ratio(.062" Board) | 8:01 | 9:01 | 10:01 |
| Min. SMD Pitch(mils) | 12 | 8 | 6 |
| Min. Core Thickness(mils) | 4 | 4 | 3 |
|
0.35~2.8 | 0.2~2.8 | 0.15~2.8 |
| Soler Mask Type | LPI | LPI | LPI |
| Surface Finish |
|
|
|
| Impedance Control(%) | 5 | 5 | 5 |
| New MAterial / Process |
|
Megttron | - |
| Strategic Product | Micro-Via Using RCC | Micro-Via Using RCC | Micro-Via Using RCC |